RK3588 USB 控制器、PHY 与端口拓扑

1. RK3588S共同部分

Controller	地址	模式	PHY
usbdrd_dwc3_0	fc000000	OTG	u2phy0_otg + usbdp_phy0_u3
usb_host0_ehci/ohci	fc800000/fc840000	USB2 Host	u2phy2_host
usb_host1_ehci/ohci	fc880000/fc8c0000	USB2 Host	u2phy3_host
usbhost_dwc3_0	fcd00000	Host	combphy2_psu USB3

所有SoC级节点默认disabled，由板级启用。

2. 完整RK3588附加

rk3588.dtsi增加：

Controller	地址	默认模式	PHY
usbdrd_dwc3_1	fc400000	Host	u2phy1_otg + usbdp_phy1_u3

因此RK3588与RK3588S端口数量/高速lane能力不同。

3. USB2 PHY

rockchip,rk3588-usb2phy位于GRF simple-mfd：

• PHY0服务DRD0；
• PHY1仅完整RK3588服务DRD1；
• PHY2/3服务两组EHCI/OHCI；
  -输出480MHz clock；
  -含OTG/host child；
  -负责line-state、VBUS/id等检测和suspend。

实现位于 drivers/phy/rockchip/phy-rockchip-inno-usb2.c，不在drivers/usb。

4. USBDP PHY

PHY0/1是USB3+DisplayPort combo PHY：

• U3 child给DWC3；
  -DP child给DisplayPort；
  -共享lanes/PLL/GRF；
  -Type-C orientation和Alt Mode影响lane模式。

父与所用child都必须enabled。

5. Combo PHY2

combphy2_psu PHY_TYPE_USB3为usbhost_dwc3_0提供USB3 lane。该DWC3节点没有列USB2 PHY，按本DTS是独立SuperSpeed host路径；对应物理接口的USB2线路需由板级其它Host controller拓扑承担。

CombPHY2是USB3/PCIe/SATA共享的组合PHY。板级若把该lane分配给PCIe或SATA，就必须禁用相应USB3 host路径，不能仅凭SoC节点存在推断端口可用。

6. EHCI/OHCI Companion

每组EHCI节点引用对应OHCI companion：

• High-Speed交EHCI；
  -Full/Low-Speed交OHCI；
  -共享USB2 PHY/物理端口。

7. DWC3 clocks/reset

DRD wrapper提供ref/suspend/bus；host3_0还提供utmi/php/pipe。子DWC3有power domain和controller reset。

8. VBUS

SoC节点不等于connector供电完成。板级还需 regulator-fixed、GPIO enable、Type-C TCPC或USB PHY VBUS detection。

9. 物理端口映射

节点名不能直接等同PCB丝印USB1/USB2。最终映射必须结合板级DTS、原理图、hub和connector graph确认。